幸運5app 新型分子電子技術有望將芯片密度提升千倍

利用原子級精度制造的分子電子器件可能突破當前芯片密度極限,將元件集成度提高至1000倍。

數十年來,晶體管微縮化一直是計算性能提升的核心驅動力,但這一途徑正面臨物理與經濟的雙重極限。當前尖端芯片如蘋果基于臺積電3納米工藝打造的A17 Pro和M4處理器,其晶體管柵極長度已低于15納米。在這種尺度下,電子開始穿透本應隔絕它們的勢壘,導致設備關閉時仍出現漏電流。由此產生的能量浪費、過熱問題,以及伴隨晶體管代際微縮而來的能效提升收益遞減,正成為嚴峻挑戰。
與此同時,建造一座3納米晶圓廠的成本已超過200億美元。這些困境促使學界重新關注一種顛覆性方案:以單個分子作為功能電子元件。
單分子器件或可超越硅芯片
電子天然更易單向流動的特性,使得單個分子能像微型二極管一樣工作。盡管這一構想曾催生整個研究領域,但長期以來受限于對納米級物體的控制和測量難題。歷經數十年技術創新,可靠的測試才成為可能。
《微系統與納米工程》近期綜述總結了該領域進展,涵蓋制造技術、功能器件與集成策略,表明分子電子學已從理論發展為重要的候選技術。據報道,其潛在器件密度可達每平方厘米101?個,較當前硅芯片提升約1000倍。
分子電子學的工作原理與傳統芯片截然不同。電荷并非通過連續材料傳輸,而是經由量子隧穿穿越分子結。電導隨分子長度增加呈指數衰減,意味著更長的分子載流能力更弱。
量子干涉效應提供了額外控制維度。在苯基分子中,電子可經多路徑傳輸產生增強或抵消效應。當連接點位于苯環對位時,干涉效應會增強電導;而在間位構型中,干涉效應會使電導驟降數個量級。這些特性創造了普通半導體無法實現的功能。
構建納米級可靠分子結
制造分子結需要電極間距小于3納米。靜態結采用固定間隙,可通過電遷移或液態金屬接觸自組裝分子層等方法實現,碳電極則能改善連接性。
動態結通過反復形成/斷開接觸來采集數據,包括機械可控斷裂結、掃描隧道顯微鏡斷裂結以及自動化測量的微機電系統等技術。數千次循環生成的特征電導直方圖可揭示單個分子的獨特電導特性。
{jz:field.toptypename/}因此,科學家們正在探索構建三維分子電子器件的方法。被稱為"硅通孔"的垂直通道可連接堆疊的分子層,水平布線則可使用銅或釕等金屬。
熱管理仍是重大挑戰:有機分子在200℃以上就會分解,而標準芯片工藝溫度超過400℃。研究人員建議僅在制造最終階段引入分子。利用DNA折紙術可實現精確定位——通過折疊DNA形成納米結構來引導分子排布。早期應用已展現潛力:分子憶阻器可助力類腦計算,分子傳感器能追蹤單次化學反應,揭示傳統技術無法觀測的細節。
如果朋友們喜歡,敬請關注“知新了了”!

備案號: